グラフェンは垂直方向の外部電界に対して高い応答性を示すため、電界効果トランジスタ(FET: field-effect transistor)の作製が可能となる。マンチェスター大学の研究グループは、2004年の論文[6]において、オンオフ比30程度で室温動作するグラフェンFETを実証している。2006年には、ジョージア工科大学 Walter de Heer らの研究グループが、サイドゲート型のオール・グラフェン平面FETの作製に成功したと報告している [85]。最初のトップゲート型FET(オンオフ比 < 2)は、2007年にアーヘン先端マイクロエレクトロニクス研究所(AMICA)とアーヘン工科大学の研究グループが実証した[86]

現状のグラフェン・トランジスタはオンオフ比が非常に低いため、これを向上する方法が研究されている。2008年には、AMICAとマンチェスター大学のグループが、グラフェン電界効果デバイスの新規なスイッチング効果を実証した。このスイッチング効果はグラフェンの可逆的化学修飾を利用するもので、106桁超のオンオフ比を可能にするものである。可逆的スイッチング効果は、不揮発性メモリに応用できる可能性がある[87]

2009年には、ミラノ工科大学のグループが、それぞれ1個のグラフェン・トランジスタで構成される4種類のロジックゲートを実証した[88]。同年、マサチューセッツ工科大学のグループは、グラフェン・チップ(周波数乗算器)を試作した。これは一定の周波数の入力信号を拾い出し、もとの周波数の倍数で出力信号を生成するものである[89]。同様の報告は他にもあるが、これらのグラフェン・チップは電圧利得が非常に小さく、出力信号の大きさが入力信号の1/40以下しかないため、その実用性には限界がある。また、動作周波数25kHzを上回る回路が実証された例もない。同年に実施されたオープンソース・ソフトウェア NanoTCAD ViDES によるタイトバインディング数値シミュレーションでは、二層グラフェンFETに誘導されるバンドギャップにはデジタル・アプリケーションのための十分な大きさがないことが示された。一方で、トンネルFETアーキテクチャを利用できるようになれば、超低電圧アプリケーション向けには十分なバンドギャップが取れることも示された[90]

2010年2月、IBMの研究グループは、遮断周波数100GHzのグラフェンFETを開発した。この遮断周波数は、同じゲート長のシリコンMOSFETでの最大値に対して2.5倍と大きい。この研究では、ゲート長を変えたいくつかの試作品が作製され、遮断周波数100GHzを示したのはゲート長が240nmと最短の場合だった。ゲート長が550nmの場合、遮断周波数は53GHzだった[91] [92]

2012年5月、サムスンエレクトロニクスは、グラフェン・トランジスタで初めて電流のオン・オフ動作に成功した。グラフェンとシリコンのショットキーバリアの高さを制御することによって、電子移動度を低下させずに電流のオン・オフ切り替えを可能にした。グラフェン-シリコン間のショットキーバリアを制御するためにトランジスタのゲート電圧を調節することによって、デバイスの電流オン・オフ比105を実現した。バリアの制御を利用するトランジスタという意味で「バリスタ(Barristor)」と命名されている。バリスタを使ったロジックデバイスの研究も行われており、NOTゲート(インバータ)と論理回路(半加算器)を作製し、加算演算動作の実証が行われた[93] [94]

2012年7月、カリフォルニア大学ロサンゼルス校(UCLA)の研究チームは、量産化可能な高品質グラフェントランジスタの作製技術を発表した。従来のリソグラフィ、成膜、エッチング工程を使って犠牲基板上にゲートスタック配列を形成し、任意の基板にこれを転写する。ゲートスタックが転写される基板の表面には、グラフェンのストリップを成膜しておく。転写されたゲートスタック固有の構造によって、基板上で自己整合プロセスが起こる。この自己整合プロセスを利用して、ソース-ドレイン電極の精密な配置が可能となり、アクセス抵抗あるいは寄生容量を最小化する。グラフェントランジスタの遮断周波数は427GHzであり、これまで報告された中で最高となった[95] [96]